为什么我的FET老是搞不好？
星期四, 10月 22, 2009 in Dr. FAE
By Anna Au
我们先向大家介绍我们的新博客作者Fred A. Engleberry博士(FAE博士)，他持有 Muckton Institute of Talknology 學院(簡稱MIT) 的博士学位，在应用科技领域拥有数以月計的宝贵经验。我们很高兴邀请FAE博士来回答世界各地客户的问题。
这次我们将解答General Specificies Inc.的康步清先生 的问题：“为什么我的FET老是搞不好？” 就让我们将这个问题交给FAE博士。
康步清，首先你可能以为我们会仔细查问许多关于设计的恼人问题，例如：现在的运作频率是多少？栅极驱动电路的设计如何？负载是什么？电源电压如何？有些设计工程师可能会试图找出设计是否超过器件可能承受的范围，所以出现雪崩状况，又或是栅级驱动是否不充足或发生振荡、负载是否为感性、电压尖刺是否过于接近栅极或漏极上的击穿电压，或者是总体封装功耗是否过大，诸如此类……
然而，我们要说的是，只要一看你的电路图和材料清单，便不难发现问题所在：根据电路图中所标注，你的设计栅级电阻R42，应当为1ohm，但是材料清單上显示的电阻值却有1,000 ohm。当你使用数值合适的电阻来代替这个电阻，便会发现FET导通和关断的上升和下降时间都会变得合理，而且更可以避免栅极振荡，這樣你的FET设计自然变得稳健可靠。
需要更多FET的信息嗎？请访问MOSFET网站http://fairchildsemi.com/products/mosfets/index.html
